
2025/11/25 18:47 1/3 Codename Dvorak

Codename Dvorak

Wie weit kann man gehen?

Es soll ein Software Defined Radio(SDR) entstehen, das mit unseren Möglichkeiten einen möglichst hohen Frequenzbereich als Direct Sampler empfangen kann. Somit ist es ein **Mikrowellen-SDR**. Der angepeilte Frequenzbereich ist das 23cm-Amateurfunkband. Dies umfasst **1240 - 1300 MHz**. Als Aufbau gilt wieder der Aufbau als Direct Sampler mit Digital Down Converter im FPGA und Basisbanddemodulation im PC:




Analog/Digital-Wandler

Es wurde die Produktpalette von Linear Technology, Analog Devices, Maxim Semiconductor und Texas Instruments untersucht. Die Wahl fiel auf einen ADC08500 von National Semiconductor(heute Texas Instruments), der eine Analogbandbreite von 1700MHz besitzt.

Die maximale Samplerate findet sich auch im Namen wieder: 500Msps. Somit ist es möglich das 23cm-Band in der 5. bzw. 6. Nyquist-Ebene zu empfangen. Optimal ist eine Samplerate von 340Msps. Dadurch liegt die Mitte der 8. Nyquist-Ebene in der Bandmitte und es sind rund 60Mhz Abstand zwischen den Bandgrenzen und der nächst niedrigeren bzw. höheren Nyquist-Ebene. Der Empfangsbereich erstreckt sich dann von 1190 - 1360 MHz.

Die Leistung eines ADC definiert sich wesentlich durch den verwendeten Wandler-Takt. Das Jittern des Takts macht sich als erhöhtes Empfängerrauschen bemerkbar.



Testsystem

Es wurde ein maximal simpler Testaufbau realisiert. Als Grundlage dient das DEO-Nano FPGA-Entwicklungsboard von Terasic mit einem Cyclone IV. Der ADC ist auf einer Aufsteckplatine platziert:



Rechts sind die Koax-Buchsen für den Antennenanschluss und den Takteingang zu sehen. Eine 3er Pinleiste ist für S/PDIF vorgesehen.


Eine Vielzahl an Bauelementen sind recyclet: Spannungsregler(LM1117) und Baluns für 23cm und Takt sind von einer Radiosonde RS92.

Als Taktgenerator wird ein Si570 in bekannter Ausführung nach DG8SAQ verwendet. Die Frequenz des ADC-Takts wird per CFGR am PC eingestellt. Sie muss aktuell bei 4096*48kHz=196,608MHz liegen. Der Takt wird im ADC durch 2 geteilt und pro Takt 2x8Bit angeboten. Im aktuellen Aufbau werden aber nur 8Bit benutzt. Somit entsteht eine effektive Samplerate von 98,304MHz.

Die Schnittstelle zum PC wird wieder mit einer Soundkarte per S/PDIF mit 48kHz Samplerate realisert. Dadurch werden direkt die I/Q-Signale zum PC zur Demodulation übermittelt. Zukünftig soll dies mit einer USB-Schnittstelle ersetzt werden um breitbandigere Signale(»48kHz) empfangen zu können und die Empfangsfrequenz per SDR-Programm verändern zu können.

Bei ersten Empfangstests zeigte sich ein mir überraschend gutes Ergebnis. Ein Test mit Winni DL2AWT und seinem Handfunkgerät war erfolgreich. Das Rauschen liegt bei rund -75dBFS. Das erschliesst sich auch theoretisch: Die effektive Anzahl an Bits des ADCs ist 7,5 Bit(→ SNR=48dB). Durch die Dezimation von 2048 ergibt sich ein Auflösungsgewinn von 5,5 Bit, entspricht einem SNR von 35dB. Somit ergibt sich ein theoretisches SNR von 83dB.

Folgender Screenshot zeigt den Empfang meines generierten CW-Signal, das mit 1296MHz vom Tracking Generator erzeugt wird:



Am Rauschen ist noch der Frequenzgang des CIC-Dezimators zu erkennen. Das gilt es noch zu kompensieren.

Schnittstelle zum SDR-Programm

Die Schnittstelle zwischen Hardware und üblichen SDR-Programmen wie PowerSDR, SDR#, Winrad, usw. ist **ExtIO**. Die Spezifikation ist bei Winrad zu finden.

Als Grundlage wird das ExtIODLL example verwendet. To be continued...

http://loetlabor-jena.de/ Printed on 2025/11/25 18:47

From:

http://loetlabor-jena.de/ - Lötlabor Jena

Permanent link:

http://loetlabor-jena.de/doku.php?id=projekte:dvorak:start&rev=1399898527

Last update: 2014/05/12 12:42

