Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

--- projekte:usbblaster:start [2015/02/15 14:06] – [Umbau der Leiterplatte] yc
+++ projekte:usbblaster:start [2017/08/30 13:35] (aktuell) – [EEPROM-Programmierung] yc
@@ Zeile 3: / Zeile 3: @@
 ===== Vorgeschichte =====
-Damals, vor vielen Jahren, hat sich Sebastian DL3YC mit dem Selbstbau von Logic Analyzern beschäftigt. Das war die Zeit als Nachbau-Versuche vom Salea Logic begannen erfolgreich zu werden. Dadurch bestärkt und auch durch die berufliche Auseinandersetzung mit dem USB-Schaltkreis FX2 von Cypress, entstand der Wunsch nach einem FX2-basierten Logic Analyzer, der die hervorragende Software von Salea nutzen kann. Der Trick ist dabei, dass die Firmware zur Laufzeit auf das Gerät geladen wird und man nur dafür sorgen musste, dass der Schaltkreis sich mit der richtigen Produkt- und Hersteller-ID per USB meldet. Dazu schreibt man sie in einen I²C-EEPROM, das der FX2(auch liebevoll "Zypresse" genannt) beim Power-Up ausliest und sich mit den Daten versucht zu enumerieren.
+<hidden>Damals, vor vielen Jahren, hat sich Sebastian DL3YC mit dem Selbstbau von Logic Analyzern beschäftigt. Das war die Zeit als Nachbau-Versuche vom Salea Logic begannen erfolgreich zu werden. Dadurch bestärkt und auch durch die berufliche Auseinandersetzung mit dem USB-Schaltkreis FX2 von Cypress, entstand der Wunsch nach einem FX2-basierten Logic Analyzer, der die hervorragende Software von Salea nutzen kann. Der Trick ist dabei, dass die Firmware zur Laufzeit auf das Gerät geladen wird und man nur dafür sorgen musste, dass der Schaltkreis sich mit der richtigen Produkt- und Hersteller-ID per USB meldet. Dazu schreibt man sie in einen I²C-EEPROM, das der FX2(auch liebevoll "Zypresse" genannt) beim Power-Up ausliest und sich mit den Daten versucht zu enumerieren.
 Dies war alles im Jahre 2010, es entstanden selbst gebaute Leiterplatten von Sebastian und auch Winni DL2AWT(Datecode auf dem PCB: 5010, also KW50 2010). Vorallem die Leiterplatte von Winni hatte Potenzial, da man mit dieser auch einen schnellen AD-Wandler angebunden hat. Alle Leiterplatten hatten leider gemein, dass sie Probleme beim Enumerieren als Hi-Speed-Gerät haben. Dieses Problem zeigte sich auf sehr unterschiedliche und schlecht reproduzietrbare Weise. "Manchmal geht's" ist für einen Logic Analyzer, den man vorallem in problematischen Situationen einsetzen will, keine Option. So vergingen 2 Jahre bis man sich noch einmal aufrappelte und eine Kopie von scheinbar funktionierenden Klonen aus dem Internetz in China fertigen lies(Datecode "0612", also Juni 2012). Aber auch diese Leiterplatten zeigten die gleichen Probleme, die sich auch durch intensive Analyse nicht beheben wollten. Enttäuscht wurde das Projekt beendet.
+</hidden>
 Jetzt liegen also noch die Leiterplatten und vorallem auch die teuren USB-Schaltkreise rum. Um den leider fehlgeschlagenen Projekt noch einen Sinn zu geben, werden auf Grundlage dieser Leiterplatten USB-Blaster hergestellt. Dazu wird die Leiterplatte für eine übliche JTAG-Verbindung umgebaut. Als Software läuft auf der Zypresse eine freie Firmware, die den Altera USBBlaster nachbildet.
@@ Zeile 27: / Zeile 28: @@
     * Nach Anstecken von USB wird ein neues Gerät mit VID = 0x04B4 und PID = 0x8613 erkannt
   - D5, D7, D4, D8
-===== Software-Anpassung =====
+  - JTAG-Stecker bestücken
-Die Software wurde hinsichtlich der Zuordnung MCU-Pin und JTAG-Pin angepasst:
+  - mit dünnen Lackdraht die Verbindungen zwischen Steckverbinder und Zypresse herstellen
-^ Pin ^ JTAG ^ Steckverbinder ^
-| PB4 Out| TCLK | 1 |
-| PB3 In | TDO | 3 |
-| PB2 Out | TMS | 5 |
-| PB0 Out | TDI | 9 |
-| PC0 Out | JTAG_EN | - |
-Die Firmware unterstützt nicht die Modi Active Serial und Passive Serial.
+| PC2 - 59 | TCK | 1 | 2| GND |
+| PC1 - 58 | TDO | 3 | 4| V_FPGA |
+| PC3 - 60 | TMS | 5 | 6| NC |
+|  | NC | 7 | 8 | NC |
+| PC0 - 57 | TDI | 9 | 10| GND |
 ===== EEPROM-Programmierung =====
-Zuerst lädt man sich fx2fw aus meinem Github und kompiliert es:
+Zuerst lädt man sich //usbjtag.hex// aus dem [[http://github.com/dl3yc/fx2fw-sdcc|Github]]. Mit aktuellen Versionen von sdcc habe ich den Code nicht funktionsfähig kompilieren können, deswegen direkt die hex benutzen.
-<code>
-# git clone https://github.com/dl3yc/fx2fw-sdcc.git
-# cd fx2fw-sdcc
-# make
-</code>
 Danach wird das Gerät angeschlossen und die Bus- und Gerätenummer ermittelt:
 <code>
@@ Zeile 50: / Zeile 45: @@
 </code>
 In diesem Beispiel ist die Gerätenummer 006 und der Bus 004.\\
-Mit diesen Angaben wird die kompilierte Firmware im Hex-Format auf das Gerät bespielt. Direkt danach enumeriert sich das Gerät als USBBlaster.
+Mit diesen Angaben wird die kompilierte Firmware im Hex-Format auf das Gerät bespielt. Direkt danach enumeriert sich das Gerät neu, diesmal als USBBlaster.
 <code>
 # fxload -I usbjtag.hex -D /dev/bus/usb/004/006 -t fx2lp
@@ Zeile 64: / Zeile 59: @@
 </code>
 Nun ist das Gerät bereit als USBBlaster zu fungieren\\
-*Zu beachten:* Dieser Prozess muss bei jedem erneuten Einstecken des USBBlasters gemacht werden. Um die Firmware dauerhaft in das EEPROM zu schreiben, fehlt noch ein 2nd Stage Bootloader, *TODO*.
+**Zu beachten:** Dieser Prozess muss bei jedem erneuten Einstecken des USBBlasters gemacht werden. Um die Firmware dauerhaft in das EEPROM zu schreiben, fehlt noch ein 2nd Stage Bootloader.
-===== Inbetriebnahme =====
+Für Benutzer von Arch Linux ist ein AUR [[https://aur.archlinux.org/packages/fxload-libusb/|fxload-libusb]] verfügbar:
+<code>
+# fxload-libusb -i usbjtag.hex -t fx2lp
+</code>