projekte:rtty-demodulator:start
Unterschiede
Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
Beide Seiten der vorigen RevisionVorhergehende Überarbeitung | Nächste ÜberarbeitungBeide Seiten der Revision | ||
projekte:rtty-demodulator:start [2014/02/20 09:58] – [Arbeitspakete und Milestones] thasti | projekte:rtty-demodulator:start [2014/02/20 12:27] – [Entwicklungsumgebung] thasti | ||
---|---|---|---|
Zeile 107: | Zeile 107: | ||
===== Entwicklungsumgebung ===== | ===== Entwicklungsumgebung ===== | ||
- | Es wird mit dem internen ADC des AtMega gearbeitet, welcher als erstes auf eine feste Samplerate eingestellt wird. Zur Kontrolle sollen Signale " | + | Es wird mit dem internen ADC des AtMega gearbeitet, welcher als erstes auf eine feste Samplerate eingestellt wird. Zur Kontrolle sollen Signale " |
+ | Ein Pin wird zum Beginn des Rechenkerns und am Ende umgeschaltet, | ||
Zur Validierung von Funktionsblöcken ist eine Anbindung an Matlab per UART vorgesehen, durch diese können die eigenen Ergebnisse mit verifizierten Funktionen in Matlab verglichen werden. | Zur Validierung von Funktionsblöcken ist eine Anbindung an Matlab per UART vorgesehen, durch diese können die eigenen Ergebnisse mit verifizierten Funktionen in Matlab verglichen werden. | ||
+ | |||
+ | TODO für die HW: | ||
+ | * AtMega48, TQFP | ||
+ | * UART (RxD: PD0, TxD: PD1) | ||
+ | * 16MHz XTAL (PB6, PB7) | ||
+ | * ADC (PC0..5), Filterung 2.Ordnung @ 3kHz | ||
+ | * DAC (PD5, PD6), Filterung 4. Ordnung @ 3kHz | ||
+ | * LED | ||
+ | * ISP | ||
===== Arbeitspakete und Milestones ===== | ===== Arbeitspakete und Milestones ===== |
projekte/rtty-demodulator/start.txt · Zuletzt geändert: 2015/11/17 09:26 von thasti