projekte:usbblaster:start
Unterschiede
Hier werden die Unterschiede zwischen zwei Versionen angezeigt.
Beide Seiten der vorigen RevisionVorhergehende ÜberarbeitungNächste Überarbeitung | Vorhergehende ÜberarbeitungNächste ÜberarbeitungBeide Seiten der Revision | ||
projekte:usbblaster:start [2015/02/14 22:17] – [Umbau der Leiterplatte] yc | projekte:usbblaster:start [2015/02/16 22:15] – [Vorgeschichte] blablabla :-) yc | ||
---|---|---|---|
Zeile 3: | Zeile 3: | ||
===== Vorgeschichte ===== | ===== Vorgeschichte ===== | ||
- | Damals, vor vielen Jahren, hat sich Sebastian DL3YC mit dem Selbstbau von Logic Analyzern beschäftigt. Das war die Zeit als Nachbau-Versuche vom Salea Logic begannen erfolgreich zu werden. Dadurch bestärkt und auch durch die berufliche Auseinandersetzung mit dem USB-Schaltkreis FX2 von Cypress, entstand der Wunsch nach einem FX2-basierten Logic Analyzer, der die hervorragende Software von Salea nutzen kann. Der Trick ist dabei, dass die Firmware zur Laufzeit auf das Gerät geladen wird und man nur dafür sorgen musste, dass der Schaltkreis sich mit der richtigen Produkt- und Hersteller-ID per USB meldet. Dazu schreibt man sie in einen I²C-EEPROM, | + | < |
Dies war alles im Jahre 2010, es entstanden selbst gebaute Leiterplatten von Sebastian und auch Winni DL2AWT(Datecode auf dem PCB: 5010, also KW50 2010). Vorallem die Leiterplatte von Winni hatte Potenzial, da man mit dieser auch einen schnellen AD-Wandler angebunden hat. Alle Leiterplatten hatten leider gemein, dass sie Probleme beim Enumerieren als Hi-Speed-Gerät haben. Dieses Problem zeigte sich auf sehr unterschiedliche und schlecht reproduzietrbare Weise. " | Dies war alles im Jahre 2010, es entstanden selbst gebaute Leiterplatten von Sebastian und auch Winni DL2AWT(Datecode auf dem PCB: 5010, also KW50 2010). Vorallem die Leiterplatte von Winni hatte Potenzial, da man mit dieser auch einen schnellen AD-Wandler angebunden hat. Alle Leiterplatten hatten leider gemein, dass sie Probleme beim Enumerieren als Hi-Speed-Gerät haben. Dieses Problem zeigte sich auf sehr unterschiedliche und schlecht reproduzietrbare Weise. " | ||
+ | </ | ||
- | Jetzt liegen also noch die Leiterplatten und vorallem auch die teuren USB-Schaltkreise rum. Um den leider fehlgeschlagenen Projekt noch einen Sinn zu geben, werden auf Grundlage dieser Leiterplatten USB-Blaster hergestellt. Dazu wird die Leiterplatte für eine übliche JTAG-Verbindung umgebaut. Als Software läuft auf der Zypresse eine freie Firmware, | + | Jetzt liegen also noch die Leiterplatten und vorallem auch die teuren USB-Schaltkreise rum. Um den leider fehlgeschlagenen Projekt noch einen Sinn zu geben, werden auf Grundlage dieser Leiterplatten USB-Blaster hergestellt. Dazu wird die Leiterplatte für eine übliche JTAG-Verbindung umgebaut. Als Software läuft auf der Zypresse eine freie Firmware, |
===== LOGIC ===== | ===== LOGIC ===== | ||
Zeile 17: | Zeile 18: | ||
===== Umbau der Leiterplatte ===== | ===== Umbau der Leiterplatte ===== | ||
Es wird die Leiterplatte größtenteils laut Schaltplan von LOGIC aufgebaut. Es wird die Minimalbeschaltung beschrieben und die zu bestückenden BE in der empfohlenen Aufbaureihenfolge aufgelistet: | Es wird die Leiterplatte größtenteils laut Schaltplan von LOGIC aufgebaut. Es wird die Minimalbeschaltung beschrieben und die zu bestückenden BE in der empfohlenen Aufbaureihenfolge aufgelistet: | ||
- | - X1, U1, C13, C14, C12, C21, R19 | + | - X1, U1, C13, C14, C12, C21, R19, H1, R3 |
* R19 mit 1M bestücken | * R19 mit 1M bestücken | ||
- | * Spannung über C12 soll 3,3V betragen | + | |
+ | | ||
- U2, U3, C1-C11, Q1, C17, C18, R8, R1, R2, R4, R6 | - U2, U3, C1-C11, Q1, C17, C18, R8, R1, R2, R4, R6 | ||
* R4 und R5 mit 4k7 bestücken | * R4 und R5 mit 4k7 bestücken | ||
Zeile 25: | Zeile 27: | ||
* C18 mit 12p bestücken | * C18 mit 12p bestücken | ||
* Nach Anstecken von USB wird ein neues Gerät mit VID = 0x04B4 und PID = 0x8613 erkannt | * Nach Anstecken von USB wird ein neues Gerät mit VID = 0x04B4 und PID = 0x8613 erkannt | ||
- | - RN1..4, | + | - D5, D7, D4, D8 |
- | - Datenpins 1,2,4,5 von U6 Eingang zu Ausgang verbinden | + | |
- | - H2 Anode mit C0 der Zypresse verbinden | + | |
===== Software-Anpassung ===== | ===== Software-Anpassung ===== | ||
Die Software wurde hinsichtlich der Zuordnung MCU-Pin und JTAG-Pin angepasst: | Die Software wurde hinsichtlich der Zuordnung MCU-Pin und JTAG-Pin angepasst: | ||
^ Pin ^ JTAG ^ Steckverbinder ^ | ^ Pin ^ JTAG ^ Steckverbinder ^ | ||
- | | Px.y Out| TCLK | 1 | | + | | PB4 Out| TCLK | 1 | |
- | | Px.y In | TDO | 3 | | + | | PB3 In | TDO | 3 | |
- | | Px.y Out | TMS | 5 | | + | | PB2 Out | TMS | 5 | |
- | | Px.y Out | TDI | 9 | | + | | PB0 Out | TDI | 9 | |
- | | Px.y Out | JTAG_EN | - | | + | | PC0 Out | JTAG_EN | - | |
Die Firmware unterstützt nicht die Modi Active Serial und Passive Serial. | Die Firmware unterstützt nicht die Modi Active Serial und Passive Serial. |
projekte/usbblaster/start.txt · Zuletzt geändert: 2017/08/30 13:35 von yc