Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

--- projekte:das:dvbs [2015/02/01 09:46] – thasti
+++ projekte:das:dvbs [2015/02/02 10:36] (aktuell) – [Netzwerkprotokoll] thasti
@@ Zeile 19: / Zeile 19: @@
   * Können die FrameSync-Eingänge einfach durch den Reset ersetzt werden / sind sie notwendig?
-Bis nach dem Interleaver ist die Struktur byteweise, danach arbeitet sie bit-seriell. Die Pipeline muss vor dem RS-Encoder aller 188 Byte angehalten werden können, damit der RS-Encoder seine sechs Paritätsbytes einschieben kann.
+Bis nach dem Interleaver ist die Struktur byteweise, danach arbeitet sie bit-seriell. Die Pipeline muss vor dem RS-Encoder aller 188 Byte angehalten werden können, damit der RS-Encoder seine sechs Paritätsbytes einschieben kann. Die Spezifikation jedes Einzelmoduls ist im Git-Repository zu finden.
-=== Controller ===
-Aufgabe:
-  * Datenstrom überwachen (Frame-Syncronität)
-  * Steuersignale für die einzelnen Komponenten erzeugen
-=== Netzwerk-RX ===
-Aufgabe:
-  * Empfang von UDP-Paketen (Sanity-Check)
-  * Weiterreichen der Nutzdaten an FIFO
-=== Netzwerk-TX ===
-Aufgabe:
-  * Auswerten der FIFO-Signale und Erzeugung von UDP-Nachichten zur Datenflusskontrolle
-  * Wenn FIFO fast leer: "Mach schneller" senden
-  * Wenn FIFO fast voll: "Mach langsamer" senden
-=== FIFO ===
-Aufgabe:
-  * MPEG-Datenstrom von Ethernet entgegennehmen und an Encoder weitergeben
-  * Signalisierung der noch vorhandenen Daten (zu viel / zu wenig)
-=== Scrambler ===
-Aufgabe:
-  * Entsprechend der Position im Frame Scrambling anwenden
-  * MUX Adaptation (7 von 8 Sync Words invertieren)
-=== RS-Encoder ===
-Aufgabe:
-  * Verkürzten RS-Code auf jeweils einen MPEG-Frame anwenden
-  * Paritätsbytes einfügen
-  * Bei jedem CE-Signal ein Ausgangsbyte erzeugen!
-=== Interleaver ===
-Aufgabe:
-  * Vertauschen der Byte-Reihenfolge
-=== P/S-Converter ===
-Aufgabe:
-  * Byteweisen Datenstrom in Bitweisen Datenstrom wandeln
-=== Convolutional Coder ===
-Aufgabe:
-  * Faltungskode auf serielle Daten anwenden
-=== Mapping ===
-Aufgabe:
-  * Mapping auf I/Q-Symbole
-  * optional: Puncturing - wird erstmal weggelassen
-=== (Interpolator) ===
-Aufgabe:
-  * Einfügen von Nullen in den Datenstrom
-=== Baseband Filter ===
-Aufgabe:
-  * Spectral Shaping mit RRC-Filter
 ==== Berechnung Bitrate des MPEG2-TS ====
@@ Zeile 94: / Zeile 37: @@
   * Also Gesamtechnung: Sendebitrate / Bit pro Symbol / Puncturing factor * RS-Faktor
+Bei Weglassen des Puncturing (Code Rate 1/2) ist die Sendesymbolrate (=Bitrate nach RS) ein ganzzahliger Teiler der Systemfrequenz. Die Bitrate des TS errechnet sich nur durch Multiplikation mit dem Reed-Solomon-Overhead-Faktor. Folgende Tabelle fasst erreichbare Datenraten bei 50MHz Systemtakt zusammen.
+^ Clock-Divider ^ Brutto-Datenrate ^ Netto-(TS)-Datenrate ^
+| 1 | 50 MSym/s | 46,08 MBit/s |
+| 2 | 25 MSym/s | 23,04 MBit/s |
+| 3 | 16,67 MSym/s | 15,36 MBit/s |
+| 4 | 12,5 MSym/s | 11,51 MBit/s |
+| 5 | 10 MSym/s | 9,22 MBit/s |
+| 6 | 8,33 MSym/s | 7,68 MBit/s |
+| 7 | 7,14 MSym/s | 6,58 MBit/s |
+| 8 | 6,25 MSym/s | 6,76 MBit/s |
+Es muss bedacht werden: Der Interpolator am Ausgang (der zur Entlastung der Anforderungen des Ausgangsfilters vorhanden mindestens mit Faktor 2 interpolieren sollte) verhindert das Verwenden von 1 als Divider. Außerdem muss der RRC-Filter seine Operationen möglicherweise serialisieren, sodass mehrere Takte für die Berechnung eines gefilterten Wertes notwendig sind. Anhaltspunkt: gr-dvbs verwendet bei Samplerate = 2*Symbolrate eine Filterlänge von 20 Taps.
+==== Netzwerkprotokoll ====
+Eine aufwendige Stack-Implementierung soll vermieden werden - diese Aufgabe könnte später mal ein IP-Stack übernehmen. Im Moment ist es wichtig, eine stabile, Datenflusskontrollierte Verbindung in den FPGA aufzubauen. Es wird daher eine einfache Zwei-Wege-Kommunikation definiert.
+Allgemeiner Paketaufbau:
+| Ethernet-Header | IP-Header | UDP-Header | UDP-Daten | Ethernet-Footer |
+Folgende Anforderungen werden spezifiziert:
+  * Im Ethernet-Header sollen beliebige Quellen- und Ziel-MAC-Adresse stehen dürfen
+  * Im IP-Header sollen beliebige Ziel- und Quell-Adressen stehen dürfen - kein Feld wird überprüft
+  * Im UDP-Header wird der Ziel-Port überprüft. Die Länge kann optional überprüft werden
+  * Das Längen-Feld aller Protokollebenen wird ignoriert
+  * Zum Senden werden feste (vorher definierte) Pakete mit vorher berechneten Checksummen genutzt.
+=== Pakete PC -> FPGA ===
+  * UDP-Pakete, Ziel-Port 40000
+  * Payload: 7*188 Byte Daten (7 MPEG-Frames)
+    * optional: variable Länge, kann vom FPGA überprüft werden
+=== Pakete FPGA -> PC ===
+  * UDP-Pakete, Ziel-Port 40001
+  * Payload: 1 Byte
+    * 0x00: FIFO hat unteren Schwellwert erreicht - Datenrate erhöhen
+    * 0x01: FIFO hat oberen Schwellwert erreicht - Datenrate erniedrigen
+    * 0x02: FIFO hat normalen Füllstand erreicht
+    * 0x02: (optional) FIFO ist leer, einmalig
+    * 0x03: (optional) FIFO ist voll, einmalig
+Pakete werden nicht wiederholt, bevor die entsprechende Bedingung nicht verlassen wurde.